時間-デジタル変換回路(TDC:Time-to-Digital Converter)の基礎と回路設計への実装とそのポイント【弊社研修室】

~ TDCの概要、TDCの特性、FPGAによる時間測定方式、FPGA内のデータ収集システム設計(時間測定部以外)、TDC回路の実装とそのポイント、TDC回路の応用 ~

・時間-デジタル変換回路(TDC)の基礎とTDCの具体的なFPGAの適切な実装方法や注意するべきポイントについて修得し、システム開発へ応用するための講座

・TDC回路を実現する手法や実務での回路を開発する際の勘所について修得し、FPGAを用いたTDC回路の実装開発に活かそう!

*本講座は弊社研修室で行う対面講座です

講師の言葉

 時間-デジタル変換回路(TDC:Time-to-Digital Converter)について、基本的なところから実務で使える知識までを総合的に解説します。私は加速器を用いた物理実験において、放射線計測のためのFPGAベースTDC回路を複数開発してきました。その知見を基に、FPGAを用いたTDCの実装について原理だけでなく、具体的な実装方法、失敗や注意するべき点についても触れます。FPGAベースのTDCには実装方式毎に、到達可能分解能、測定可能な最小パルス幅、2ヒット分離能力、リソース使用量、消費電力などが異なり、ユーザーの要求に合わせて適切な実装方法を選ぶ必要があります。

 最終的にAMD Xilinx FPGAを用いて0.35 ナノ秒分解能 (1 ナノ秒ビン)、0.07 ナノ秒分解能 (0.125 ナノ秒ビン)、0.02 ナノ秒分解能 (0.030 ナノ秒ビン) のTDC回路を実現する手法について解説し、受講者が実務でそれらの回路を開発する際の勘所について解説します。

セミナー詳細

開催日時
  • 2026年12月17日(木) 10:30 ~ 17:30
開催場所 日本テクノセンター研修室
カテゴリー 電気・機械・メカトロ・設備研究開発・商品開発・ ビジネススキル
受講対象者 ・時間/位相測定を応用した回路開発を考えている方
・FPGAを使った回路・ファームウェア開発に携わっている方
・計測、測定、センサーなどに関わる技術者の方

予備知識 ・電子回路に関する初歩的な知識を持っている方
・FPGAの構造に対する知識があるとより理解が深まります

修得知識 ・FPGAベースTDCを実務で開発する時に到達可能な性能と注意するべき点


プログラム

1.TDCの概要

 (1).TDC回路の基礎

 (2).時間分解能の概念

  a.入力信号が持つ時間揺らぎ

  b.測定結果の分解能

 

2. TDCの特性

 (1).ADCとTDCの違い

 (2).TDCの性能を決める要素

 (3).TDCが持つ誤差

 (4).実際の測定で得られる誤差

 

3.FPGAによる時間測定方式

 (1).Counter方式

 (2).複数位相クロック方式

 (3).SerDes方式

 (4).Shift register方式

 (5).Tapped-delay-line方式

 (6).それぞれの方式のメリットデメリット

 

4.FPGA内のデータ収集システム設計(時間測定部以外)

 (1).Multi-hit common stop TDCの実装例

  a. 概要と期待される動作

  b. スタートブロックとストップブロックの実装

  c. リングバッファとイベントビルドの実装

  d. 実運用時に得られる分解能

 (2).連続読み出しTDCの実装例

  a. 概要と期待される動作

  b. 時間測定とフレームの定義

  c. 具体的な実装

  d. 実運用時に得られる分解能

 

5.TDC回路の実装とそのポイント

 (1).複数位相クロックTDC回路の実装

  a. 4位相TDC実装の事例

  b. 16位相TDC実装の事例

  c. 2ヒット分離能力(デッドタイム)

 (2).SerDesを用いたTDC回路の実装

  a. 温度計コードとデコーダ

  b. 2ヒット分離能力(デッドタイム)

 (3).CARRY素子を用いたtapped-delay-line (TDL) TDC回路の実装

  a.TDLの生成

  b. TDLのキャリブレーション

  c. 2ヒット分離能力(デッドタイム)

  d. 基板設計の注意点

  e. 更なる分解能向上の事例

 

6. TDC回路の応用

 (1).飛行時間測定

 (2).距離測定(例:車載用衝突防止装置)

 (3).位置測定(例:医療機器、半導体製造装置)

 (4).流量測定

 (5).半導体内の信号位相測定

 

キーワード TDC回路 時間分解能 ADC FPGA  Multi-hit common stop TDC  複数位相クロックTDC回路 SerDesを用いたTDC回路 tapped-delay-line (TDL) TDC回路 
タグ 精密機器・情報機器SLAM・自己位置推定自動運転・運転支援技術・ADAS通信光通信研究開発商品開発センサ位置情報位置決め基板・LSI設計自動車・輸送機車載機器・部品電子機器電子部品LSI・半導体
受講料 一般 (1名):52,800円(税込)
同時複数申込の場合(1名):47,300円(税込)
会場
日本テクノセンター研修室
〒 163-0722 東京都新宿区西新宿2-7-1 新宿第一生命ビルディング(22階)
- JR「新宿駅」西口から徒歩10分
- 東京メトロ丸ノ内線「西新宿駅」から徒歩8分
- 都営大江戸線「都庁前駅」から徒歩5分
電話番号 : 03-5322-5888
FAX : 03-5322-5666
contact us contact us
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888

営業時間 月~金:9:00~17:00 / 定休日:土日・祝日