～ 三次元集積化プロセス、Logic-on-Memoryチップ積層の基礎、Fan-Out型パッケージと最新技術、開発動向 ～
・三次元集積化およびFan Out型パッケージの最新技術を先取りし、応用製品の開発に活かすための講座
・高集積化が進む最新の半導体パッケージ技術を修得し、システム機能の創出と性能向上に活かそう！
・ＷＥＢ会議システムの使い方がご不明の方は弊社でご説明いたしますのでお気軽にご相談ください。
チップレット時代の半導体デバイスパッケージの基礎と最新技術：三次元集積化技術からFan-Out型パッケージ、 PLPの進展まで ＜オンラインセミナー＞
講師の言葉
先端ロジックデバイスは２０３０年代後半にÅ世代まで微細化するロードマップが提示され、NAND Flashメモリは５００層を超える容量増大が視野に入っています。しかし、半導体デバイス単体の高性能化開発だけでは社会経済活動の貪欲なAI認知深化の要求に応えきれず、モジュールとしてのシステム機能創出、性能向上に果たすべき半導体デバイスパッケージの役割は増大しています。既に、複数の機能チップを集積化する“チップレット”構造を採用した先端プロセッサはAI、HPC市場に供給されており、一方では、FOWLPを拡張したPLPから半導体パッケージ市場に新規参入事業者を取り巻く新たなエコシステムが構築され、一部の民生品や車載向け製品市場へ浸透しつつあります。
本セミナーでは、所謂、後工程の前工程化の視点から、三次元集積化及びFan Out型パッケージの基礎プロセスを再訪し、半導体デバイス集積化の開発経緯を整理しながら、先進パッケージの今後の市場、開発動向を展望します。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | オンラインセミナー |
| カテゴリー | オンラインセミナー、電気・機械・メカトロ・設備 |
| 受講対象者 |
・先進半導体デバイスパッケージに関心のある装置メーカー、材料メーカーの中堅、若手技術者の方 ・先進半導体パッケージの動向に関心のあるマーケティング部門の方 ・LCDパネル関連メーカーの開発部門の方 |
| 予備知識 | ・半導体プロセス、パッケージの基礎知識があると理解しやすいです |
| 修得知識 |
・ウエハ工程、パッケージ工程のような従来の技術階層を横断するプロセス開発の視点 ・Micro-Bump､再配線、TSV、Bridge、FOWLP/PLP、Hybrid Bondingなど三次元集積化の基礎 ・Fan Out型パッケージの基礎と最新の開発動向 |
| プログラム |
１． Latest News ２． 中間領域プロセスの新展開 ３．三次元集積化プロセス ４．Logic-on-Memoryチップ積層の基礎 ５．Fan-Out型パッケージと最新技術 ６．先進パッケージの市場概観と今後の開発動向 ７．Q&A |
| キーワード | TSV Hybrid bonding Memory-Logic integration Si bridge ３D chiplet device integration Logic-on-Memoryチップ積層 RDL Fan-Out型パッケージ Panel Level Process PLP |
| タグ | 回路設計、実装、電子部品、熱設計、LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
オンラインセミナー本セミナーは、Web会議システムを使用したオンラインセミナーとして開催します。 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日