～ 集積回路（LSI・IC）のテスト、テスト容易化設計の基礎、遅延故障のテスト技術、TDCを用いたテスト容易化設計への応用 ～
・論理値異常や信号遅延の影響を踏まえたテスト手法を修得し、LSI開発のテスト工程短縮と信頼性確保に活かすための講座！
・LSIテスト手法の基礎からテスト容易化設計のポイントを修得し、遅延故障の防止やLSIテストのコスト削減に活かそう！
・ＷＥＢ会議システムの使い方がご不明の方は弊社でご説明いたしますのでお気軽にご相談ください。
LSIのテスト技術とテスト容易化設計およびTDCを用いた遅延故障テストへの応用 ＜オンラインセミナー＞
講師の言葉
集積回路(LSI・IC）の微細化や３次元実装などさらなる高集積化技術の進化により、テストコストが増大しています。
コストを抑えながらICの信頼性を確保するために欠かせないのが、テスト容易化設計です。また、最近は論理値異常のテスト以外に、信号遅延の影響もふまえた遅延故障テストの必要性が高まっています。
本セミナーでは、ICの検査工程で用いるテスト手法およびテスト容易化設計の代表的な手法について説明します。また、時間・デジタル変換回路を遅延故障のテストに用いる手法について紹介します。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | オンラインセミナー |
| カテゴリー | オンラインセミナー、電気・機械・メカトロ・設備 |
| 受講対象者 |
・自動車、電子機器、機械、産業機械、医療機器、設備等の回路設計にかかわる方 ・これからハードウェア設計に携わる方 |
| 予備知識 | ・デジタル回路の基礎知識 |
| 修得知識 |
・LSI・ICの検査手法についての知識 ・テスト容易化設計の重要性・代表的な手法についての知識 ・遅延故障のテスト・テスト容易化設計についての知識 |
| プログラム |
１．集積回路（LSI・IC）のテスト （１）．ICの製造とテスト工程 （２）．ICの実装技術 （３）．欠陥と故障モデル （４）．ICのテスト手法 ａ．IC内部のテスト ｂ．IC間の接続テスト （５）．故障の検出と診断
２．テスト容易化設計の基礎 （１）．テストが困難とは ａ．可制御性・可観測性 ｂ．検出率 ｃ．テストコスト （２）．スキャン設計 （３）．JTAGバウンダリスキャン （４）．BIST（組み込み自己テスト）
３．遅延故障のテストとTDCテスト容易化設計 （１）．遅延故障モデル （２）．入力変化パターンの印加法 （３）．時間・デジタル変換回路（TDC） （４）．TDCを用いたテスト容易化設計への応用 |
| キーワード | LSI 検出率 テストコスト スキャン設計 遅延故障モデル TDC 時間・デジタル変換回路 |
| タグ | 品質管理、回路設計、LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
オンラインセミナー本セミナーは、Web会議システムを使用したオンラインセミナーとして開催します。 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日