１．全体の概説

　　（１）．優れた設計、優れた回路とその定義

　　（２）．FPGA/ASICに適した回路とI/O数

　　（３）．RTLと同期回路/多層クロックとCDC設計

　　（４）．言語の抽象度と合成（シンセシス）、コンパイレーション

　　（５）．VHDL文法からの合成可能な記述の選択

　　（６）．検証とシミュレーション（合成外の文法応用）

２．HDLの基礎とVHDL文法のポイント

　　（１）．HDLの概要と骨組み

　　　　ａ．文法の必要最小限の構成

　　　　ｂ．コンカレントとシーケンシャル概念

　　　　ｃ．Verilogとの比較

　　（２）．データ型/演算子と制御文

　　　　ａ．オブジェクトクラス

　　　　ｂ．信号強度（ストレングス）

　　　　ｃ．演算子と制御文

　　（３）．トポロジと階層化

　　　　ａ．機能記述と構造記述

　　　　ｂ．階層内の信号接続（port map文）

　　　　ｃ．階層の呼び出し（component文）接続

　　　　ｄ．関数（function文）定義

３．複雑な動作を管理するためのステートマシンの記述法

　　（１）．データパスとコントロールロジック

　　（２）．シンボリックステートマシン

　　（３）．状態割り当てステートマシン

　　（４）．RTL記述によるジョンソンカウンタ

　　（５）．トポロジと階層化

４．高性能（高速高安定）回路の設計法と実践のポイント

　　（１）．同期式回路と非同期回路

　　（２）．クロックシステムの設計

　　（３）．シングルサイクルとマルチサイクルパス回路

　　（４）．メタステーブル

　　（５）．CDC （Clock Domain Crossing）設計

　　（６）．True Path と False Path

　　（７）．実動作9点ロバスト検証法

５．デバイスアーキテクチャ

　　（１）．CPLD/FPGA/ASIC

　　（２）．真理値表右展開 PLD

　　（３）．左展開：シャノン展開とBDD/FPGA

６．参考情報の紹介と生成ＡＩ活用への展望

　　（１）．テストベンチとシミュレータ

　　（２）．VHDL教本

　　（３）．AIの応用