～ 先端半導体パッケージの技術動向、３Ｄ－ＩＣ技術、各社の先端半導体パッケージング技術の開発動向、チップレットインテグレーションの最前線と例、ＦＯＷＬＰ：パッケージ（電子部品）技術 ～
・先端半導体パッケージの基礎から３Ｄ－ＩＣ／ＴＳＶ技術までを修得し、回路設計および実装技術に活かすための講座！
・３Ｄ－ＩＣを中心とした先端の半導体実装技術を修得し、半導体パッケージング技術の開発、設計、製造に応用しよう!
・Committeeの立場からECTC2024の傾向についてもコメントがあります！
・ＷＥＢ会議システムの使い方がご不明の方は弊社でご説明いたしますのでお気軽にご相談ください
Ｈｉｇｈ－Ｐｅｒｆｏｒｍａｎｃｅ Ｃｏｍｐｕｔｉｎｇ (ＨＰＣ)で必要とされるＤＲＡＭは三次元積層型メモリＨＢＭ (Ｈｉｇｈ－Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ) が標準となり、チップレット化されてＳｉインターポーザに三次元実装されている。シリコン貫通配線ＴＳＶ (Ｔｈｒｏｕｇｈ－Ｓｉ Ｖｉａ)を使用した実装形態であり、チップ間の配線長を最短にして高性能化を実現している。最近では、ＴＳＶが採用されていなかったロジックデバイスもチップレット化が加速し、ＴＳＶを介して分離されたＳＲＡＭと積層される構造が市場導入されている。
一方、Ｓｉインターポーザの高コスト化を懸念して、有機インターポーザやＳｉブリッジ、さらにはＦａｎ－ｏｕｔ Ｗａｆｅｒ－ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ (ＦＯＷＬＰ)を応用した再配線ＲＤＬ (Ｒｅ－Ｄｉｓｔｒｉｂｕｔｅｄ Ｌａｙｅｒ)を利用するなど、多種多様な三次元実装形態が登場し多様化も進んでいる。このように３Ｄ－ＩＣが高性能デバイスシステムの主役となり、それらをつなぐ高密度中継基板（インターポーザ）の開発が激化し、今後もこの傾向が続くと思われる。
本講座では、３Ｄ－ＩＣを中心とした先端の半導体実装技術に焦点を当て、最近の研究開発動向を詳解する。また、世界最大の半導体パッケージング技術の国際会議であるＥＣＴＣで２０２３年６月に発表された最新の内容についても紹介する。特に、最近注目を集めるハイブリッド接合技術について、ここ数年のＥＣＴＣで発表された内容を解説する。
| 開催日時 |
|
|
|---|---|---|
| 開催場所 | オンラインセミナー | |
| カテゴリー | オンラインセミナー、電気・機械・メカトロ・設備、研究開発・商品開発・ ビジネススキル | |
| 受講対象者 |
・材料メーカー、半導体製造装置メーカー、次世代デバイスの設計・研究開発・生産製造に携わる方（初心者から中級者まで）。新たに半導体パッケージングや３Ｄ－ＩＣの研究開発に取り組むことになった方々や新人への研修などを目的としてもかまいません |
|
| 予備知識 | ・特に必要ありません | |
| 修得知識 |
・先端半導体パッケージを俯瞰した基礎知識 ・３Ｄ－ＩＣ／ＴＳＶ技術の詳細 ・ＣｏＷｏＳとＦＯＷＬＰの比較、課題の理解、今後取り組むべき研究開発の方向性 ・インターポーザとは何か？チップレットとは何か？その構造、特長、用途など ・ハイブリッド接合技術の原理と研究開発動向 |
|
| プログラム |
|
|
| キーワード |
キーワード 半導体実装工学 高分子材料工学 先端半導体パッケージ ３Ｄ－ＩＣ チップレット ＦＯＷＬＰ パッケージ 電子部品 ＣｏＷｏＳ ハイブリッド接合技術 ＤＲＡＭ 三次元積層型メモリ |
|
| タグ | 研究開発、商品開発、プリント基板、基板・LSI設計、実装、電子部品、LSI・半導体 | |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
|
| 会場 |
オンラインセミナー本セミナーは、Web会議システムを使用したオンラインセミナーとして開催します。 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日
