～ ＦＰＧＡ高位設計と回路の構成、ＦＰＧＡの機械学習への応用、回路のチューニングと高ロバスト回路化 ～
・画像、信号処理を例としてＦＰＧＡの数理レベルからアルゴリズム化とハードウェア化について修得する講座
・ＦＰＧＡの実装における高速化と高信頼化のノウハウを修得し、システム開発に応用しよう！
ＦＰＧＡにおけるアルゴリズムの効果的な実装技術とそのノウハウ
講師の言葉
ＡＩはブームの渦中ですが、複雑なアルゴリズムや計算量問題は普遍的な課題です。高速処理のためにＦＰＧＡの推論エンジンへの応用も研究されています。これらアルゴリズムは逐次処理を前提に記述されていますが、これをハードウェアで並列実行することで高速化が可能です。プログラミング言語等の動作記述から並列化HDLを生成するHLS(High Level Synthesis)も進化の途上にあります。
本講座では、まず画像、信号処理などを例として数理レベルからアルゴリズム化とハードウェア化について解説します。続いて実際のハード化における高速化、高信頼化のノウハウを整理していきます。さらにＦＰＧＡでは回路構成とアーキテクチャのマッチングで性能が変わります。この点をツールのうまい使い方と関連付けて解説します。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | 日本テクノセンター研修室 |
| カテゴリー | ソフト・データ・画像・デザイン |
| 受講対象者 |
・これからＦＰＧＡ設計を始める方、すでにＦＰＧＡ設計に従事している方 ・設計プロジェクト管理を担当する方 ・ＦＰＧＡやＬＳＩを含むソフト・ハードのシステム開発に関係する方、今後関わる方 |
| 予備知識 |
・理工系専門学校修了・同程度の基礎学力 ・ディジタル回路の基礎知識、プログラミング系言語(HDLができれば尚可)のいずれかの素養(センス)があればより理解が深まります |
| 修得知識 |
・ＦＰＧＡ設計の重要なポイントと実設計への最適パス ・ＦＰＧＡ設計の問題解決の手がかり、高速化と高信頼化 ・組織開発とバグの出にくい設計体制構築の知識 ・ＦＰＧＡの特徴と開発ツールの仕組み、設計スキルの専門知識 ・ＦＰＧＡの特徴とＨＤＬ記述による効果的な階層設計、検証方法 ・ＦＰＧＡ／ＡＳＩＣを含むシステムの高速、高信頼、大規模システム設計の基礎 ・画像処理、信号処理の原理と効果的な実装方法 |
| プログラム |
１．ＦＰＧＡ高位設計と回路の構成 ２．ＦＰＧＡ開発のポイントと効果的な設計法 |
| キーワード | ＦＰＧＡ ＨＤＬ ＡＳＩＣ エンベデッドプロセッサ アルゴリズム 信号処理 リターゲット容易化 トップダウン設計 逐次・並列処理 ステートマシン マクロ ＶＨＤＬ Verilog シンクロナイザ パイプライン制御 高速シーケンサ |
| タグ | AI・機械学習、組み込みソフト、FPGA、LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿２－７－１ 新宿第一生命ビルディング（２２階）- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日