〜 縮退故障モデル、スキャンテスト、組み込み自己テスト、遅延故障モデル、LoCとLoSの併用 〜
- LSIテストのコスト削減に不可欠の容易化設計と、近年よく行われている遅延故障テストについて解説する講座！
- LSI製造工程のうちコストの占める割合が高いLSIテスト技術の基礎から学び、容易化設計や適切で効率的なテストに活かそう！
ＬＳＩテスト容易化設計の基礎と遅延故障テストのポイント
講師の言葉
LSI テストは LSI 製造において欠かせない工程です。また、LSI 製造コストにおける製造テストにかかるコストの占める割合は高く、コストを抑えるためにもテスト容易化設計は不可欠です。製造テストおよびテスト容易化設計はツールを使えば行うことができます。しかし、テストに関する基礎的な知識が無いとツールのマニュアルを読むことすらままなりません。そして製造テストは、それだけで専門の国際会議が年にいくつも開催されることからも分かるように、単純なものではありません。
本セミナーでは、LSIテストに関する基礎について一から分かりやすく解説します。また近年行われるようになってきた遅延故障テストについても、その基礎とポイントを説明します。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | |
| カテゴリー | 電気・機械・メカトロ・設備 |
| 受講対象者 | ・LSI に関する技術者で、製造テストについて基礎から学びたい方 |
| 予備知識 | ・デジタル論理回路の基礎 |
| 修得知識 | ・LSI テストおよびその容易化設計の基礎 ・遅延故障テストのポイント （CADツールのマニュアルが読めるようになる程度の知識） |
| プログラム |
１． LSI テストについて
(1). 背景・製造故障とLSIテスト
(2). 縮退故障モデル
(3). 組み合わせ回路の縮退故障テストとテスト生成
(4). 順序回路の縮退故障テストとその問題
２． LSI テスト容易化設計
(1). スキャンテスト
(2). BIST (組み込み自己テスト)
a. BIST の基礎
b. スキャンテストとの組み合わせ
c. メモリ向け BIST (MARCH)
(3). IEEE 標準技術
a. JTAG (バウンダリースキャン)
b. 1500 など
(4). ツールを用いたテスト容易化設計とテスト生成
３． 遅延故障テスト
(1). 遅延故障モデル
(2). 2パターンテストとその検出能力
(3). スキャンを用いた2パターンテスト
a. LoC
b. LoS
c. LoC と LoS の併用
(4). 微小遅延故障、その他最近の問題への対応 |
| キーワード | |
| タグ | プリント基板、LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
|
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日