FOWLP（ファンアウトウエハレベルパッケージ）の基礎と最新技術

〜 FOWLPの市場性から分類、デザイン、プロセス、応用、将来まで、全てを解説〜

・研究開発の最前線で活躍する５名の講師陣がFOWLPの全てを語りつくす特別講座！

・基板レス、低背化を実現する技術「ファンアウト　ウエハレベルパッケージ」について、一日で学べる講座！

講師の言葉

連日新聞等をにぎわしている、半導体業界に数十年に一回の大きな構造変革をもたらす新半導体パッケージＦＯＷＬＰ（ファンアウト　WLP）。その状況について開発に携わっている技術者が自ら解説する。
　半導体製品の流れからの位置づけ、現在、これからのアプリケーション、各社の開発状況などの全体像、プロセス、材料の難しさとその解決方法、必要となる新規プロセス装置など詳細に関しても抉り出す。
　デザイン、シュミレーション検証。将来の動向に関しても大胆に予測。FOWLPの概論から詳細、将来まで全て理解できる。

セミナー詳細

開催日時	2016年06月08日(水) 10:30 ～ 17:30
開催場所	日本テクノセンター研修室
カテゴリー	電気・機械・メカトロ・設備
受講対象者	・半導体実装パッケージ関連の技術者、研究者の方・材料、装置関連、CADデザインツール、センサー、IoT、CPS動向調査に関わる研究者、技術者の方
予備知識	・半導体パッケージ関連の業務に携わっていると理解が深まります
修得知識	・FOWLPの基礎から応用まで理解できます
プログラム	１． FOWLPの市場性　　（１）. 東芝半導体製品の歴史とFOWLP 　　　　　a. 製品ウェーブと必要なパッケージ技術　　　　　b. WLPの必然性　　（２）. FOWLPの市場性　　　　　a. スマートフォン　　　　　b. データセンター　　　　　c. グラフィクス　　　　　d. IoT　その他　　（３）. 日本でFOWLPを残す意味　　　　　　　a. Minimal　FABとの関連　　　　　b. LCDパネルとNIL(ナノインプリント)との関連２． FOWLPのタイプ分類　・現在Foundry、OSATで開発されているFOWLP技術について、そのタイプ別分類と特徴を解説します　　（１）. 各方式概要　　　　　a. Chip-1st／PCBベースRDL 　　　　　b. Chip-1st／感光薄膜ポリマーRDL 　　　　　c. Modified Chip-1st／薄膜感光ポリマーRDL、ダイシフト対策　　　　　d. RDL-1st／薄膜感光ポリマーRDL 　　　　　e. RDL-1st／BEOLダマシンRDL 　　（２）. 各社のFOWLPの詳細　　　　　a. Chip-1st／PCBベースRDL　（代表例： JD/PLP）　　　　　b. Chip-1st／薄膜感光ポリマーRDL　（代表例： Infineon/eWLB）　　　　　c. Modified Chip-1st／薄膜感光ポリマーRDL、ダイシフト対策　（代表例： TSMC/InFO）　　　　　d. RDL-1st／薄膜感光ポリマーRDL　（代表例： Amkor/SWIFT）　　　　　e. RDL-1st／BEOLダマシンRDL　（代表例： Amkor/SLIM）　　（３）. FOWLPタイプ別アプリケーションと今後の展開予測３． FOWLPのデザイン　　（１）. デザインルール　　　　　a. FOWLPのデザインルールの動向　　　　　b. 三次元デザインの必要性　　　　　c. 他の技術とFOWLPの比較　　（２）. デザインツール　　　　　a. CADツール、データフォーマットの動向　　　　　b. 三次元化に対応したCADツール　　　　　c. FOWLPのDFM (Design For Manufacturing)ポイント　　（３）. 設計事例　　　　　a. DRAMとGPU 　　　　　b. 無線モジュール　　（４）. 伝送線路シミュレーション　　　　　a. FOWLPの伝送線路シミュレーション事例　　　　　b. LBP(LSI・パッケージ・ボード)の相互設計の重要性４． WLPプロセス概論　　（１）. 中間領域プロセス技術の重要性　　　　　a. Logic-on-DRAM チップ積層デバイスによる消費電力効率の向上　　　　　b. TSV積層ﾒﾓﾘによる消費電力効率の向上　　　　　c. TSVを用いたCISのWLP化による小型カメラモジュール　　（２）. WLPプロセスフローと設備概要　　　　　a. WLPプロセスの特徴　　　　　b. Fan-In WLPプロセスフローと主要工程の量産設備　　　　　c. Fan-Out WLPプロセスフローと固有設備　　（３）. Fan-Out WLPプロセス各論　　　　　a. 再構成基板形成　　　　　b. 材料選択　　　　　c. 代表的な不良事例　　（４）. 今後の技術動向と課題・・・コストダウンと微細化の両立に向けて　　　　　a. ウエハレベルからパネルレベルへ　　　　　b. ３次元化の課題５． FOWLP技術の将来展望　　（１）. 半導体パッケージロードマップにおけるFO-WLP技術の変遷　　　　　a. 半導体パッケージロードマップの概要　　　　　b. CSP（Chip Scale Package）からWLP(wafer-level Package)への発展　　　　　c. 半導体パッケージにおける集積型パッケージの役割　　（２）. シングルチップ型FO-WLP技術とマルチチップ型FO-WLP技術の比較　　　　　a. FI-WLP（Fan in WLP）とFO-WLP（Fan out WLP）　　　　　b. FO-WLPの優位性　　　　　c. SoC(System on Chip)とSiP（System in Package）　　　　　d. シングルチップFO-WLPからマルチチップFO-WLPへの展開　　（３）. マルチチップ型FO-WLPの概要　　　　　a. マルチチップ型FO-WLPと擬似SoC技術　　　　　b. 擬似SoC技術を用いた電子機器応用例　　　　　c. 高周波機器応用擬似SoC／フレキシブル擬似SoC 　　（４）. FO-WLPの2.5D/3Dに対する挑戦　　　　　a. 半導体パッケージ技術における2.5D/3Dのロードマップ　　　　　b. FO-WLPを適用した異種デバイス集積と3D-ICの融合　　　　　c. 2.5D/3D集積に対する課題　　（５）. FO-WLP技術の将来展望　　　　　a. 半導体パッケージロードマップにおけるFO-WLP技術　　　　　b. IoT-CSPにおけるFO-WLPの応用分野　　　　　c. FO-WLP技術の課題と将来展望
キーワード	FOWLP　Fan-out Wafer Level Package　ファンアウトＷＬＰ　Chip　Last　SLIM　SWIFT　TSV
タグ	電子機器、電子部品
受講料	一般 (1名)：49,500円(税込) 同時複数申込の場合(1名)：44,000円(税込)
会場	日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿２－７－１　新宿第一生命ビルディング（２２階） - JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分電話番号 : 03-5322-5888 FAX : 03-5322-5666

FOWLP（ファンアウト ウエハレベルパッケージ）の基礎と最新技術

講師の言葉

セミナー詳細

日本テクノセンター研修室

こちらのセミナーは受付を終了しました。