～ 半導体パッケージの基礎、三次元実装技術、各種三次元型トランジスタとLSIへの適用、積層型GAAトランジスタによる微細化・低コスト化・高速低消費電力化の最新技術 ～
・三次元実装技術と近年注目されるGAA（ゲートオールアラウンド）技術を用いて、半導体の低消費電力・高集積化の実現に活かすための講座！
・パッケージ技術および三次元実装について基礎から、三次元型トランジスタ技術および積層型GAAトランジスタの技術までを先取りし、半導体実装技術の差別化に活かそう！
・ＷＥＢ会議システムの使い方がご不明の方は弊社でご説明いたしますのでお気軽にご相談ください。
第１部
ムーアの法則を超える技術として半導体後工程すなわちパッケージ技術および三次元実装が注目されています。半導体実装は小型薄型化、回路の大規模化の歴史です。回路の大規模化に伴い配線を微細化しチップを立体に積層してきました。そのためにチップを立体に積層することによる反りや熱放出の課題、金属部分の劣化を克服してきました。
この進化は現在でも進行中であり、本セミナーではパッケージ技術および三次元実装について基礎から最新の技術まで紹介し、それらの基礎となっている要素技術や信頼性確保の技術を解説します。
第２部
近年、従来のＦｉｎＦＥＴトランジスタを用いたＬＳＩの微細化、低コスト化、高速低消費電力化が困難になっています。この問題を解決するため、現在世界中で新しいトランジスタ構造であるＧＡＡ（ゲートアールアラウンド）型を用いた２nmのLSI技術が進められている。本講義では、このGAA型トランジスタを縦方向に積層した、新たな積層型GAAトランジスタによるロジックLSI及びメモリを紹介します。積層型GAAトランジスタの導入により、更なる超低コスト、高速低消費電力な特性の実現に活かせる内容です。
| 開催日時 |
|
|---|---|
| 開催場所 | オンラインセミナー |
| カテゴリー | オンラインセミナー、電気・機械・メカトロ・設備 |
| 受講対象者 |
・電子部品、電装品、電子材料関連企業の方 ・半導体パッケージに携わる方、電子部品の信頼性に関わる方 ・三次元実装について基礎から学びたい方 ・半導体の微細化、低消費電力化を求められる方 ・積層型GAAトランジスタについて学びたい方 |
| 予備知識 | ・電子回路の知識、半導体の入門知識 |
| 修得知識 |
第１部 １．様々な半導体パッケージ方式、要素技術についての基礎知識 ２．信頼性試験についての基礎知識 ３．最新の主な三次元実装方式についての基礎知識 第２部 １．各種三次元型トランジスタの構成とそのLSIへの応用 ２．従来GAAトランジスタと新たな積層型GAAトランジスタの構成とその特徴 ３．最新の積層型GAAトランジスタを用いたロジックLSIとメモリの事例 |
| プログラム |
第１部
１．半導体パッケージの基礎 （１）．後工程 （２）．QFP、BGA、フリップチップ （３）．WLP （４）．チップスケールパッケージ、ファンアウトパッケージ （５）．三次元実装 （６）．2.5D、2.1D、2.3D （７）．チップレット
２．実装技術の品質・信頼性技術の概要 （１）．放熱と熱膨張 （２）．反りと応力 （３）．試験方法 （４）．エレクトロマイグレーション
３．最近の三次元実装技術 （１）．3Dパッケージのロードマップ （２）．インターポーザ―、ブリッジ （３）．チップレット （４）．代表的なAdvanced Package ａ．AMD(EPYC) Chiplet Packaging ｂ．Intel EMIB ｃ．TSMC CoWoS （５）．ガラス基板 （６）．実装の高度化 ａ．TSV ｂ．ハイブリッドボンディング ｃ．微細配線
第２部
１．各種三次元型トランジスタとそのLSIへの適用例 （１）．平面型トランジスタ ａ．トランジスタ構造 ｂ．スケーリング則 （２）．ダブルゲート型トランジスタ （３）．FinFET （４）．SGT（サラウンドゲート型トランジスタ） （５）．GAA（ゲートオールアラウンド）トランジスタ
２．SGTを用いたメモリ及びロジックLSI （１）．BiCS技術を用いた３D NANDフラッシュメモリ （２）．３D NAND FeRAM／MRAM （３）．BiCS技術を用いた３D NAND型論理回路 ａ．組み合わせ回路 ｂ．順序回路 ｃ．FPGA （４）．BiCS技術を用いた３D NOR型メモリ及びロジックLSI
３．GAAトランジスタを用いたロジックLSI及びメモリによる微細化・低コスト化・高速低消費電力化の最新技術 （１）．積層型GAAトランジスタを用いた論理回路 ａ．従来型生成AI用LSIの全体構成 ｂ．積層型GAAトランジスタを用いた論理回路の基本構成 ｃ．入力回路のパターン面積の縮小化 （２）．積層型GAAトランジスタを用いたAＩ用ＬＳＩ ａ．平面GAA方式の回路図と積層GAA方式の回路図 ｂ．改良積層GAA方式 ｃ．積層技術による製造コスト削減 （３）．積層型GAAトランジスタを用いた低コスト、高速メモリ ａ．AＩシステムにおける高速広帯域メモリ（ＨＢＭ）の必要性 ｂ．低コスト高速メモリのコア回路（ロウデコーダ）の構成 （４）．生成ＡＩ用LＳＩへの適用：低コスト化、高速化 ａ．従来（ＦｉｎＦＥＴ、従来型ＧＡＡ）方式 ｂ．新提案の積層型GAAトランジスタ方式
４．今後の展望 （１）．まとめ （２）．今後の展望 （３）．参考文献 |
| キーワード | 半導体パッケージ チップレット 三次元実装 TSV ハイブリッドボンディング 平面型トランジスタ FinFET SGT GAA 積層型GAAトランジスタ |
| タグ | 電子部品、LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
オンラインセミナー本セミナーは、Web会議システムを使用したオンラインセミナーとして開催します。 |
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日
