～ ＬＳＩテストの基礎、ＬＳＩテスト容易化設計のポイント、高信頼化設計のポイント ～
・LSIテスト容易化設計技術やテスト生成技術のポイントを修得し、LSI製造コストの削減に活かすための講座！
・LSIの故障モデルやテスト容易化設計のポイント、論理回路・メモリシステムに対する高信頼化技術を修得し、LSIの高信頼化設計に活かそう！
・ＷＥＢ会議システムの使い方がご不明の方は弊社でご説明いたしますのでお気軽にご相談ください。
LSIテストの基礎とテスト容易化設計および高信頼化設計のポイント ＜オンラインセミナー＞
講師の言葉
ＬＳＩテストは ＬＳＩ製造において欠かせない工程です。また、ＬＳＩ製造コストにおける製造テストにかかるコストの占める割合は高く、コストを抑えるためにもテスト容易化設計は不可欠です。製造テストおよびテスト容易化設計はツールを使えば行うことができます。しかし、テストに関する基礎的な知識が無いとツールのマニュアルを読むことすらままなりません。そして製造テストは、それだけで専門の国際会議が年にいくつも開催されることからも分かるように、単純なものではありません。
本セミナーでは、ＬＳＩテストに関する基礎について一から分かりやすく解説します。また、関連技術であり、近年その重要性が増している耐放射線論理回路設計などの高信頼化設計についても、その基礎とポイントを説明します。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | オンラインセミナー |
| カテゴリー | オンラインセミナー、電気・機械・メカトロ・設備 |
| 受講対象者 | ・ＬＳＩに関する技術者で、製造テストや高信頼化設計について基礎から学びたい技術者の方 |
| 予備知識 | ・ディジタル論理回路の初歩的な知識 |
| 修得知識 |
・ＬＳＩテストおよびその容易化設計の基礎 ・ＬＳＩシステムの高信頼化設計技術 |
| プログラム |
１．ＬＳＩテストの基礎 （１）．製造故障とLSIテスト （２）．縮退故障モデル （３）．組み合わせ回路の縮退故障テストとテスト生成 （４）．順序回路の縮退故障テストとその問題
２．ＬＳＩテスト容易化設計のポイント （１）．スキャンテスト （２）．BIST (組み込み自己テスト) ａ．BIST の基礎 ｂ．スキャンテストとの組み合わせ ｃ．メモリ向け BIST (MARCH) （３）．IEEE 標準技術 ａ．JTAG (バウンダリースキャン) ｂ．1500 など （４）．ツールを用いたテスト容易化設計とテスト生成 （５）．遅延故障モデル （６）．２パターンテストとその検出能力 （７）．微小遅延故障、その他最近の問題への対応
３．ＬＳＩの高信頼化設計のポイント （１）．論理回路に対する高信頼化 ａ．多重系 ｂ．耐放射線論理回路設計 （２）．メモリシステムに対する高信頼化 ａ．メモリ用誤り訂正符号 (ECC) ｂ．メモリスクラビング |
| キーワード | ＬＳＩテスト 縮退故障テスト 順序回路 縮退故障テスト スキャンテスト 高信頼化設計 多重系 耐放射線論理回路設計 |
| タグ | 基板・LSI設計、FPGA、LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
オンラインセミナー本セミナーは、Web会議システムを使用したオンラインセミナーとして開催します。 |
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日