FPGA設計におけるトラブル対策とそのポイント ~個別相談付~

~ FPGA設計における「回路規模」「消費電力」「安定動作」「動作速度」の問題の原因と解決策 ~

・FPGA設計におけるトラブルの原理と解決法を原理面から体系的に修得するための講座
・FPGAの効果的な設計方法やトラブルを事前に回避するためのノウハウを学び、高速、高信頼、大規模システム設計へ応用しよう!

講師の言葉

 FPGA設計のトラブルは、

1.「回路規模問題」:ターゲットデバイスに回路が入らない(または配置配線不能)、

2.「消費電力問題」:イニシャライズ時のインラッシュカレントや電力消費による発熱問題、

3.「安定動作問題」:再現性の少ない動作不良や多層クロック信号系によるCDC(Clock Domain Crossing)や非同期メタステーブルの発生などがあります。

また4.「所望の動作速度が得られないという基本設計上の問題」もあります。
 本講座では、これらの原因と解決法を原理面から体系的に解説します。実際の問題は多岐にわたりますので、これらに対応できるように準備しますので、セミナーお申込み時に事前にお聞きになりたい内容をご連絡頂ください。またセミナー当日も質疑応答の時間を十分にとりますので、個別具体的に対応できるようにしたいと思います。尚、本講座の内容は回路や設計の原理・ルールに基づいていますから、そのままASIC設計に適応できます。

本講座は、会場が変更になりました。

セミナー詳細

開催日時
  • 2019年07月26日(金) 10:30 ~ 17:30
開催場所 宮崎県東京ビル
カテゴリー 電気・機械・メカトロ・設備ソフト・データ・画像・デザイン
受講対象者 ・これからFPGA設計を始める方(トラブルに見舞われないために事前に押さえるべきポインがわかります)
・すでにFPGA設計に従事している方で、問題解決の手がかり、高速化と高信頼化を習得したい方
・設計プロジェクト管理の方(バグが発生しにくい設計チーム構築のための知識が得られます)
・FPGAプロトタイピングからLSI(ASIC)設計を含むシステム開発に携わる方、今後関わる方(シミュレータでは発見できないバグやハイロバスト(高安定)な回路設計の知識が得られます)
予備知識 ・深い内容でも数式を使わず平易に解説しますので、理工系専門学校修了・同程度の基礎学力で理解できます。
・ディジタル回路の基礎知識、プログラミング系言語(HDLができれば尚可)のいずれかの素養(センス)があればより理解が深まります。
修得知識 ・FPGA/ASICの効果的な設計方法やトラブルを事前に回避するためのノウハウ
・FPGA/ASICを含むシステムの高速、高信頼、大規模システム設計の基礎
プログラム

1.事前に戴いたご質問、要望事項のレビュー
  (1).事前質問内容(社外秘、社内情報は伏せます)の概要
  (2).問題の解決のための原理的解説
      以下の2~5項への分類とこれらの組み合わせ解決
  (3).受講者の方の関心や疑問についてのヒアリング

2.バグの出にくい設計、検証
  モジュールベース・デザインについて解説します。
  十分理解できる解説資料を用意してありますので、要点解説にしますが、
  受講者の方のご質問や状況に応じて内容を掘り下げます。
  (1).トップダウンによるシステム設計法
  (2).ボトムアップによるインプリメントと上位への統合法
  (3).階層化と検証の方法

3.電力消費のメカニズム
  消費電力の増加要因をプロセス、クロックによるスイッチング動作から
  解説します。クロックを止めなくても消費電力を抑えられます。
  クロック停止ではCDC問題が発生します。受講者の方の関心度に
  よっては解説資料からのピックアップ要点解説にします。

4.回路の高速化、コンパクト化
  回路が入らなくなる理由や回路の動作速度を上げる方法について
  解説します。実はコンパクトな回路は速く動きます。
  レイテンシの改善は、5項にも関連します。
  (1).データパス回路とパイプライン
  (2).コントロールロジック回路
  (3).IPの選択と使い方

5.CDC設計による問題解決
  (1).同期回路に入る非同期信号
      (他のクロックに同期した信号含む)の扱い
  (2).シンクロナイザ不要回路、シンクロナイザ1段と2段
  (3).メタステーブル対策、設計のMTBF管理

6.シミュレータや検証ツールをすり抜けるトラブル
  (1).クロック、電圧、温度などの動作マージン
  (2).設計検証後の交差法によるハイロバスト(高信頼)回路化

7.オープン質疑応用
  HLS(High Level Synthesis)や数式、アルゴリズムからの回路化、
  CNN(Convolutional Neural Network)などは、使用する解説資料では
  網羅していませんが、ご質問頂ければ取り上げたいと思います。

キーワード FPGA モジュールベース・デザイン 電力消費 回路の高速化 コンパクト化 データパス回路 パイプライン コントロールロジック回路 シンクロナイザ不要回路 メタステーブル対策 ハイロバスト回路化 HLS CNN
タグ 組み込みソフト回路設計・フィルタ基板・LSI設計電子部品FPGALSI・半導体
受講料 一般 (1名):48,600円(税込)
同時複数申込の場合(1名):43,200円(税込)
会場
宮崎県東京ビル
東京都千代田区九段南4-8-2
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
contact us contact us
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888

営業時間 月~金:9:00~17:00 / 定休日:土日・祝日