~ FPGA設計における「回路規模」「消費電力」「安定動作」「動作速度」の問題の原因と解決策 ~
・FPGA設計におけるトラブルの原理と解決法を原理面から体系的に修得するための講座
・FPGAの効果的な設計方法やトラブルを事前に回避するためのノウハウを学び、高速、高信頼、大規模システム設計へ応用しよう!
~ FPGA設計における「回路規模」「消費電力」「安定動作」「動作速度」の問題の原因と解決策 ~
・FPGA設計におけるトラブルの原理と解決法を原理面から体系的に修得するための講座
・FPGAの効果的な設計方法やトラブルを事前に回避するためのノウハウを学び、高速、高信頼、大規模システム設計へ応用しよう!
FPGA設計のトラブルは、
1.「回路規模問題」:ターゲットデバイスに回路が入らない(または配置配線不能)、
2.「消費電力問題」:イニシャライズ時のインラッシュカレントや電力消費による発熱問題、
3.「安定動作問題」:再現性の少ない動作不良や多層クロック信号系によるCDC(Clock Domain Crossing)や非同期メタステーブルの発生などがあります。
また4.「所望の動作速度が得られないという基本設計上の問題」もあります。
本講座では、これらの原因と解決法を原理面から体系的に解説します。実際の問題は多岐にわたりますので、これらに対応できるように準備しますので、セミナーお申込み時に事前にお聞きになりたい内容をご連絡頂ください。またセミナー当日も質疑応答の時間を十分にとりますので、個別具体的に対応できるようにしたいと思います。尚、本講座の内容は回路や設計の原理・ルールに基づいていますから、そのままASIC設計に適応できます。
本講座は、会場が変更になりました。
開催日時 |
|
---|---|
開催場所 | 宮崎県東京ビル |
カテゴリー | 電気・機械・メカトロ・設備、ソフト・データ・画像・デザイン |
受講対象者 |
・これからFPGA設計を始める方(トラブルに見舞われないために事前に押さえるべきポインがわかります) ・すでにFPGA設計に従事している方で、問題解決の手がかり、高速化と高信頼化を習得したい方 ・設計プロジェクト管理の方(バグが発生しにくい設計チーム構築のための知識が得られます) ・FPGAプロトタイピングからLSI(ASIC)設計を含むシステム開発に携わる方、今後関わる方(シミュレータでは発見できないバグやハイロバスト(高安定)な回路設計の知識が得られます) |
予備知識 |
・深い内容でも数式を使わず平易に解説しますので、理工系専門学校修了・同程度の基礎学力で理解できます。 ・ディジタル回路の基礎知識、プログラミング系言語(HDLができれば尚可)のいずれかの素養(センス)があればより理解が深まります。 |
修得知識 |
・FPGA/ASICの効果的な設計方法やトラブルを事前に回避するためのノウハウ ・FPGA/ASICを含むシステムの高速、高信頼、大規模システム設計の基礎 |
プログラム |
1.事前に戴いたご質問、要望事項のレビュー 2.バグの出にくい設計、検証 3.電力消費のメカニズム 4.回路の高速化、コンパクト化 5.CDC設計による問題解決 6.シミュレータや検証ツールをすり抜けるトラブル 7.オープン質疑応用 |
キーワード | FPGA モジュールベース・デザイン 電力消費 回路の高速化 コンパクト化 データパス回路 パイプライン コントロールロジック回路 シンクロナイザ不要回路 メタステーブル対策 ハイロバスト回路化 HLS CNN |
タグ | 組み込みソフト、回路設計、基板・LSI設計、電子部品、FPGA、LSI・半導体 |
受講料 |
一般 (1名):49,500円(税込)
同時複数申込の場合(1名):44,000円(税込) |
会場 |
宮崎県東京ビル東京都千代田区九段南4-8-2 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
営業時間 月~金:9:00~17:00 / 定休日:土日・祝日