• 2018年12月25日(火) 10:30 ~ 17:30

１．ＡＩチップを取り巻く状況
　　（１）．ニューロンモデルの流れ
　　（２）．ディープラーニングのトレンド
　　（３）. ＡＩチップのトレンドと最新状況

２．ディープラーニングの基礎とチップ実装の勘所
　　（１）．情報量と入力次元数
　　（２）．ネットワークモデルの推移
　　（３）．パラメータ数とメモリ容量
　　（４）．演習

３．回路実装の基礎
　　（１）．基本回路構成（演算素子/ユニット/全結合層）
　　（２）. 学習と推論の実装の差
　　（３）．基本回路構成（畳込み層）

４．ディープラーニングチップ詳解（基本版）
　　（１）．サーバ用推論チップ
　　（２）．サーバ用学習チップ（メモリ混載）
　　（３）．畳み込みニューラルネットワーク用チップ
　　（４）．演習

５．ディープラーニングチップ詳解（エッジ用高性能版）
　　（１）．量子化（8～4bit）
　　（２）．Sparsity対応の圧縮（疎圧縮）
　　（３）．Binary/Ternary(1～2bit)

６．ニューロモルフィックチップ詳解（エッジ用高機能版）
　　（１）. 立ち上がるニューロモルフィック工学
　　（２）. 立ち上がる抵抗変化型メモリ（NVM）
　　（３）. 高性能化に邁進する推論用チップ
　　（４）. より人間的な知能実現を目指した学習用チップ

７．アプリケーションへのチップ適用
　　（１）．CNN：自動運転 (End to End learning）
　　（２）．RNN：自動機械翻訳
　　（３）．深層強化学習：アルファ碁、ゲーム
　　（４）．演習

８．今後の技術動向とまとめ
　　（１）．今後の技術動向
　　（２）．まとめ

日本テクノセンター研修室