〜 ターゲットベースシステムへのIPインテグレーションとソフトウェアAPI作成、ハードウェア化するための改良 〜
・HDLだけでの設計よりも生産性の向上が実現できるFPGA開発法を学ぶための講座
・画像フィルタの設計事例を通してFPGAの新しい設計手法を実践的に修得できる特別セミナー！
・高位合成ツールやブロックベース設計などを適宜活用することによって、HDLだけでの設計よりも生産性の向上が実現できます
「脱」HDL設計によるFPGAシステム開発とその実践ポイント 〜実演デモ付〜
講師の言葉
昨今FPGAデバイスの目覚ましい進歩により、かつてはASICで実現していたシステムの置き換えも可能となってきました。
また、そのベンダーから提供される設計環境も高位合成ツールやブロックベース設計などをサポートしており、それらを適宜活用することによって、HDLだけでの設計よりも生産性の向上を行うことができます。
本セミナーではそれら新しい設計手法を適用して、画像フィルタ（ラプラシアン等）の設計事例を実機（Xilinx社製ZYNQデバイス搭載FPGAボード、ATRJ社製イメージセンサーモジュール、モニター）で動作および実画像を確認しながら実演説明をします。
また、高位合成ツールを活用する上での留意点などを実経験をもとに解説します。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | 日本テクノセンター研修室 |
| カテゴリー | 電気・機械・メカトロ・設備、ソフト・データ・画像・デザイン、品質・生産管理・ コスト・安全 |
| 受講対象者 | ・回路設計、電子機器、画像、組み込みシステムほか関連企業の方 ・最新FPGAのポテンシャルを知りたい方 ・画像フィルタの設計をしようとしている方 ・「脱」HDLでのシステム開発に興味のある方 |
| 予備知識 | ・組み込みシステムの開発経験があると分かりやすい |
| 修得知識 | ・画像フィルタの基礎およびその仕組み ・高位合成ツールでのIP設計 ・ターゲットベースシステムへのIPインテグレーションおよびソフトウェアAPI作成 |
| プログラム |
１．画像フィルタ基礎
２．高位合成ツール（Vivado HLS）による開発
３．システム構築の実践
４．まとめ＆質疑応答 |
| キーワード | FPGA IP設計 ソフトウェアAPI 高位合成ツール 画像フィルタ アルゴリズム検証 ＲＴＬ生成 ＩＰパッケージ化 |
| タグ | ハードウェア記述言語、画像、画像処理、組み込みソフト、回路設計、基板・LSI設計、FPGA |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿２－７－１ 新宿第一生命ビルディング（２２階）- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日