１．全体の概説

　　（１）．優れた設計、優れた回路とその定義

　　（２）．FPGA(ASIC)に適した回路とI/O数

　　（３）．RTLと同期回路/多層クロックとCDC設計

　　（４）．言語の抽象度と合成（シンセシス）、コンパイレーション

　　（５）．VHDL文法からの合成可能な記述の選択

　　（６）．検証とシミュレーション（合成外の文法応用）

　　（７）．AIの現状と進化、問題点と効果的な使い方

２．HDLの基礎とVHDL文法のポイント

　　（１）．HDLの概要と骨組み

　　　　ａ．文法の必要最小限の構成

　　　　ｂ．コンカレントとシーケンシャル概念

　　　　ｃ．Verilogとの比較

　　（２）．データ型/演算子と制御文

　　　　ａ．オブジェクトクラス

　　　　ｂ．信号強度（ストレングス）

　　　　ｃ．演算子と制御文

　　（３）．トポロジと階層化

　　　　ａ．機能記述と構造記述

　　　　ｂ．階層内の信号接続（port map文）

　　　　ｃ．階層の呼び出し（component文）接続

　　　　ｄ．関数（function文）定義

３．複雑な動作を管理するためのステートマシン設計法

　　（１）．データパスとコントロールロジック

　　（２）．シンボリックステートマシン

　　（３）．状態割り当てステートマシン

　　（４）．ワンホット・ステートマシンの問題点と解決法

４．高性能（高速高安定）回路の設計法と実践のポイント

　　（１）．同期式回路と非同期回路

　　（２）．クロックシステムの設計

　　（３）．クリティカルパスとSTA(Static Timing Analyzer)

　　（４）．True Path と False Path

　　（５）．シングルサイクルとマルチサイクルパス回路

　　（６）．メタステーブル

　　（７）．CDC （Clock Domain Crossing）設計

　　（８）．実動作9点ロバスト検証法

５．デバイスアーキテクチャから理解する合成回路のしくみ

　　（１）．CPLD/FPGA/ASICの特徴と相違

　　（２）．条件を並べて回路を構成する

　　　　・真理値表右展開：SOP（AND－OR条件式）⇒CPLD向き

　　（３）．回路を分けて組み上げる

　　　　・真理値表左展開：シャノン展開（IF分岐）とBDD（判断木）⇒FPGA向き

６．生成AIによるコード生成の実践ポイント

　　（１）．マークダウン記法とプロンプト

　　（２）．生成コードの評価と修正

　　（３）．AI ではできないこと