～ FPGAデバイスの動作原理と設計手法、HDLによるFPGA設計と回路シミュレーション、FPGA回路デバッグと高速化手法とそのポイント ～
・FPGAデバイスと回路設計の基礎からデバッグ・高速化手法までを修得し、実践的にFPGA設計に応用するための講座
・FPGA設計におけるデバッグ・高速化のノウハウを修得し、FPGAの設計生産性の向上に応用しよう！
※PCは弊社で用意いたします
FPGA回路設計の基礎とデバッグ・高速化技術への応用とそのポイント ～１人１台PC実習付～
講師の言葉
ＦＰＧＡシステム設計において要求される機能を実現し高速化するためには、デバッグ・高速化の実践的なノウハウが不可欠です。ハードウェア記述言語（ＨＤＬ）によるディジタル回路の基本的な考え方を身につけた後は、デバッグ・高速化のポイントを押さえて設計することで、ＦＰＧＡの設計生産性は大幅に向上します。本コースでは、ＦＰＧＡデバイスとディジタル回路設計の基礎から学び、設計演習を通じてＦＰＧＡ設計におけるデバッグ手法と高速化手法の実践的なテクニックを学びます。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | 日本テクノセンター研修室 |
| カテゴリー | PC実習付きセミナー、電気・機械・メカトロ・設備、ソフト・データ・画像・デザイン |
| 受講対象者 |
・FPGAに興味があるがどうやって設計するのかわからず手が出ない方 ・FPGAの設計の基礎からデバッグ手法・高速化手法を修得されたい方 ・自動車、家電、航空、電気電子その他関連企業の方 |
| 予備知識 | ・ディジタル回路の基礎知識（AND,OR,NOTなど） |
| 修得知識 |
・ＦＰＧＡシステム設計におけるデバッグ手法・高速化手法のポイント ・ＦＰＧＡの設計生産性を向上するためのノウハウ |
| プログラム |
１．ＦＰＧＡ設計の基礎 ２．ハードウェア記述言語（ＨＤＬ）によるＦＰＧＡ設計 ３．ＦＰＧＡ回路デバッグ手法および高速化手法・ポイント |
| キーワード | FPGA デバイス 構成要素 メモリ プロセッサ 組合せ回路 HDL ハードウェア記述言語 Veri;og カウンタ回路 ステートマシン シミュレーション LED 通信 組込み システム ハードウェア ディジタル回路 |
| タグ | 組み込みソフト、FPGA |
| 受講料 |
一般 (1名)：57,200円(税込)
同時複数申込の場合(1名)：51,700円(税込) |
| 会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿２－７－１ 新宿第一生命ビルディング（２２階）- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
こちらのセミナーは現在募集を締め切っております。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日