FPGA回路設計の基礎とデバッグ・高速化技術への応用とそのポイント ~1人1台PC実習付~

~ FPGAデバイスの動作原理と設計手法、HDLによるFPGA設計と回路シミュレーション、FPGA回路デバッグと高速化手法とそのポイント ~

・FPGAデバイスと回路設計の基礎からデバッグ・高速化手法までを修得し、実践的にFPGA設計に応用するための講座
・FPGA設計におけるデバッグ・高速化のノウハウを修得し、FPGAの設計生産性の向上に応用しよう!
※PCは弊社で用意いたします

講師の言葉

 FPGAシステム設計において要求される機能を実現し高速化するためには、デバッグ・高速化の実践的なノウハウが不可欠です。ハードウェア記述言語(HDL)によるディジタル回路の基本的な考え方を身につけた後は、デバッグ・高速化のポイントを押さえて設計することで、FPGAの設計生産性は大幅に向上します。本コースでは、FPGAデバイスとディジタル回路設計の基礎から学び、設計演習を通じてFPGA設計におけるデバッグ手法と高速化手法の実践的なテクニックを学びます。

セミナー詳細

開催日時
  • 2024年03月18日(月) 10:30 ~ 17:30
開催場所 日本テクノセンター研修室
カテゴリー PC実習付きセミナー電気・機械・メカトロ・設備ソフト・データ・画像・デザイン
受講対象者 ・FPGAに興味があるがどうやって設計するのかわからず手が出ない方
・FPGAの設計の基礎からデバッグ手法・高速化手法を修得されたい方
・自動車、家電、航空、電気電子その他関連企業の方
予備知識 ・ディジタル回路の基礎知識(AND,OR,NOTなど)
修得知識 ・FPGAシステム設計におけるデバッグ手法・高速化手法のポイント
・FPGAの設計生産性を向上するためのノウハウ
プログラム

1.FPGA設計の基礎
  (1).FPGAデバイス
    a.動作原理とFPGAデバイスの構成要素(LUT、FF)
    b.現代的なFPGAデバイスの構成(メモリ・プロセッサ)
  (2).FPGA設計手法
    a.一般的なディジタル回路の設計の基礎(組合せ回路・順序回路)
    b.ハードウェア記述言語(HDL)による設計
    c.FPGA上のソフトコアプロセッサとの協調システム設計

2.ハードウェア記述言語(HDL)によるFPGA設計
  (1).FPGA設計ツール(AMDVivadoML)の使い方(演習)
    a.Verilog-HDLによる組合せ回路記述
    b.テストベンチの記述と論理回路シミュレーション(RTL)
  (2).順序回路の設計(演習)
    a.カウンタ回路の記述と動作シミュレーション
    b.ステートマシンの記述と動作シミュレーション

3.FPGA回路デバッグ手法および高速化手法・ポイント
  (1).FPGA回路デバッグ手法(演習)
    a.LED・シリアル通信を使ったデバッグ
    b.VIOコア・ILAを使ったデバッグ
    c.ソフトコアプロセッサを使ったデバッグ
  (2).FPGA回路高速化手法(演習)
    a.ディジタル回路の遅延とFPGA設計ツールにおける時間制約
    b.FPGA回路の高速化設計

キーワード FPGA デバイス 構成要素 メモリ プロセッサ 組合せ回路 HDL ハードウェア記述言語 Veri;og カウンタ回路 ステートマシン シミュレーション LED 通信 組込み システム ハードウェア ディジタル回路
タグ 組み込みソフトFPGA
受講料 一般 (1名):57,200円(税込)
同時複数申込の場合(1名):51,700円(税込)
会場
日本テクノセンター研修室
〒 163-0722 東京都新宿区西新宿2-7-1 新宿第一生命ビルディング(22階)
- JR「新宿駅」西口から徒歩10分
- 東京メトロ丸ノ内線「西新宿駅」から徒歩8分
- 都営大江戸線「都庁前駅」から徒歩5分
電話番号 : 03-5322-5888
FAX : 03-5322-5666
contact us contact us
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888

営業時間 月~金:9:00~17:00 / 定休日:土日・祝日