〜 半導体の製造工程と実装方法、パッケージ形態およびFOWLP、CoWoS 〜
・SiP、FOWLP、CoWoSなどの最新半導体パッケージにおける最新技術が学べる講座
・半導体パッケージ技術の基礎・最新技術を学び、自社製品の研究開発へ活かそう！
半導体パッケージの基礎とFOWLP および最新技術
講師の言葉
LSIは微細化により高性能化と低コスト化を推進してきましたが、微細化限界を迎えつつある中で、パッケージ技術にブレークスルーが期待されています。
昨年発売されたiPhone7のアプリケーションプロセッサにFOWLP技術（ｔｓｍｃのInFO）が採用されたり、Nvidiaが発売したグラフィックプロセッサにＣｏＷｏＳ技術が採用されたりと、最新のパッケージ技術は注目を集めています。
このように多様化したパッケージ技術を深く理解するために、半導体パッケージがどのように発展してきたか、それぞれの製造工程や用いられる部材を解説していきます。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | 日本テクノセンター研修室 |
| カテゴリー | 電気・機械・メカトロ・設備 |
| 受講対象者 | ・半導体パッケージ製造開発に関わる技術者、営業・マーケティング担当者、パッケージ技術に関連する装置、材料メーカーの技術者、営業・マーケティング担当者の方 |
| 予備知識 | ・基礎から解説しますので特に必要ありません |
| 修得知識 | ・様々なパッケージ技術の目的、製造工程、使用部材や製造装置 ・最新のパッケージ技術と今後の方向性 |
| プログラム |
１．半導体パッケージの役割
（１）. 半導体の製造工程
a. 前工程とは
b. 後工程とは
（２）. 基板実装方法の変遷
a. アップルIの基板とiPhoneの基板
b. スルーホール技術と表面実装技術
c. 部品実装の実際
（３）. 半導体パッケージの要求事項
２．半導体パッケージの変遷
（１）. 最終製品の進化とパッケージ形態の変化
a. PCの進化とパッケージの変化
b. 携帯電話の進化とパッケージの変化
（２）. STRJパッケージロードマップ
a. 3つのキーワード
b. 各社のロードマップ
（３）. 各パッケージ形態の説明
a. 最初のパッケージ〜DIP
b. 表面実装〜QFP
c. テープで製造〜TCP
d. 多ピン化〜エリア配置〜BGA
e. 小型化〜QFN、WLCSP
３．電子部品のパッケージ技術
（１）. 半導体以外の電子部品のパッケージ方法
a. MEMS
b. SAWデバイス
c. LED
d. イメージセンサー
４．最新のパッケージ技術と今後の方向性
（１）. 多機能化〜SiP
a. SiPとSoC
b. 様々なSiP方式
c. TSV
（２）. 今注目のFOWLP技術
a. FOWLPの歴史
b. FOWLPの製造フローと課題
c. tsmcのFOWLP〜InFO技術とは
d. 基板の大型化〜FOPLP
（３）. CoWoSとは？
a. NVidiaのグラフィックプロセッサ
b. CoWoS技術の特徴
（４）. パッケージ技術の今後の方向性
a. 先配線プロセス
b. 部品内蔵基板とは
c. 今後どうなる？半導体パッケージ |
| キーワード | 半導体パッケージ DIP QFP TCP BGA QFN WLCSP SiP TSV FOWLP CoWoS |
| タグ | LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿２－７－１ 新宿第一生命ビルディング（２２階）- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日