〜 バグの出にくい設計法と検証環境の構築、FPGA回路の高速化と高信頼化 〜
・限られた設計期間で、柔軟性を担保しつつ性能と信頼性の最大化を実現するための講座
・エキスパートの方がなかなか知る機会のないFPGA開発上の有効な活用法とノウハウを伝授する特別セミナー!
〜 バグの出にくい設計法と検証環境の構築、FPGA回路の高速化と高信頼化 〜
・限られた設計期間で、柔軟性を担保しつつ性能と信頼性の最大化を実現するための講座
・エキスパートの方がなかなか知る機会のないFPGA開発上の有効な活用法とノウハウを伝授する特別セミナー!
FPGA情報は書籍やネットに溢れています。しかしながらユーザーが知りたい情報は十分でしょうか。フリーの情報の多くは情報提供側のメリットから構成されていますし、重要なノウハウは個々のエンジニアに秘匿されがちです。
本講座では、既存情報を選択整理し、その有効な活用法を解説します。続いて要点を項目ごとにレベルを深めながら展開します。まずは階層システム設計と検証、実回路化を統合しモジュールベース・デザインとしてFPGAに応用します。これは、そもそもバグの発生しにくい設計・検証法を目指すものです。さらにアーキテクチャに依存しない設計からFPGA構造ごとの最適化に進み、電力消費メカニズム、CDC設計、高速化と高信頼化設計と解説を進めます。最後に動作確認終了回路の高ロバスト化のためのN点クロス式の実機検証を紹介します。限られた設計期間で、柔軟性を担保しつつ性能と信頼性の最大化にチャレンジしましょう。Appendixに無償で使用できるシミュレータの操作解説を付したので、受講後にツールを使って復習できます。
開催日時 |
|
---|---|
開催場所 | 日本テクノセンター研修室 |
カテゴリー | ソフト・データ・画像・デザイン |
受講対象者 | ・これからFPGA設計を始める方は重要なポイントと実設計への最適パスがわかります ・すでにFPGA設計に従事している方には、高速化、高安定化、高信頼化の設計法を習得できます ・設計プロジェクト管理の方には、大規模組織開発とバグの出にくい設計体制構築の知識が得られます。 ・FPGAやLSIを含むソフト・ハードのシステム開発に関係する方、今後関わる方は、FPGAと開発ツール、設計スキルの専門知識が網羅的に理解できます |
予備知識 | ・深い内容でも数式を使わず平易に解説しますので、理工系専門学校修了・同程度の基礎学力で理解できます。さらにディジタル回路の基礎知識、プログラミング系言語(HDLができれば尚可)のいずれかの素養(センス)があればより理解が深まります |
修得知識 | ・FPGAの特徴と効果的な設計、検証方法が理解でき、転ばぬ先の杖となります。 ・FPGA/ASICを含むシステムの高速、高信頼、大規模システム設計の基礎が理解できます |
プログラム |
1.バグの出にくい設計法と検証環境の構築法 2.FPGA設計のための基礎知識 3.回路動作の原理と設計ルール 4.FPGAアーキテクチャと活用法 5.FPGA回路の高速化と高信頼化 6.appendix |
キーワード | FPGA 階層システム設計 モジュールベース・デザイン CDC設計 HDLトップダウン設計 データパス コントロール・ロジック N点クロス式 高ロバスト |
タグ | FPGA |
受講料 |
一般 (1名):49,500円(税込)
同時複数申込の場合(1名):44,000円(税込) |
会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿2-7-1 新宿第一生命ビルディング(22階)- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
営業時間 月~金:9:00~17:00 / 定休日:土日・祝日