FPGA開発のポイントと効果的な設計法

〜 FPGAの特徴を活かした設計とシステム構築、FPGAのアーキテクチャとその有効活用、高性能な回路の設計法 〜

・FPGAを含むシステムの高速、高信頼、低消費電力設計の基礎を修復できる講座

・システム全体のアーキテクチャ構成を考慮して、設計制約が多いFPGAの特徴を活かした効果的な設計手法を修得しよう!

講師の言葉

 設計制約のない小規模の単独論理回路は、ハードウェアをあまり意識しなくとも、HDL記述から、容易に(1個の)FPGA設計ができます。しかし設計の現場では、周辺LSIとのインターフェース、動作周波数、回路規模、動作安定性、 消費電力、コストなどの制約が発生します。 これらをクリアするためには、FPGAを含んだシステム全体のアーキテクチャ構成を考慮し、FPGAの特徴に応じた設計アプローチをとります。
 この講座では、全体を4つのブロックで構成し、プロジェクトの組み方、回路と設計のセオリーの解説、FPGAのアーキテクチャとその有効活用、高性能な回路の設計法と段階的にレベルアップしながら、わかり易く解説を進めていきます。ポイントがわかれば、難易度の少ない回路では、設計をより早く終えることができます。また設計制約の種類や難易度のレベルに応じて、各項目で解説する手法を繰り出していけばデザイン・ウィンできるように配慮して内容を構成しています。

セミナー詳細

開催日時
  • 2016年04月05日(火) 10:30 ~ 17:30
開催場所 日本テクノセンター研修室
カテゴリー 電気・機械・メカトロ・設備
受講対象者 ・電子機器、部品等において回路設計に関わる方、または今後関わる技術者の方 ・これからFPGA設計を本格的に始めようとしている技術者の方 ・FPGAを用いた開発を検討している開発担当の方、責任者の方
予備知識 ・ディジタル回路の基礎知識、プログラミング系言語(できればHDL)のいずれかの知識があればより理解が容易です
修得知識 ・FPGAの特徴と効果的な設計、検証方法が理解できる ・FPGAを含むシステムの高速、高信頼、低消費電力設計の基礎を理解できる
プログラム

1.開発前段階の準備
  (1). システム設計プロジェクトと検証の仕組み作り
     a.バグはどこで出るか
     b.トップダウンとボトムアップの組合せ
     c.モジュールベース設計と階層インターフェース
     d.HDL言語の選択と設計フロー
     e.周辺LSIインターフェースとFPGA選択
     f.内部信号の制御性と観測性の確保
     g.ASIC(カスタム)やプロセッサ(ソフト)との違い

2.回路動作の原理と設計ルール
  (1). 電力消費のメカニズム
     a.リーク電流
     b.容量性負荷充放電
     c.貫通電流
  (2). 不安定動作のメカニズム
     a.インラッシュ電流
     b.同時同期スイッチング
     c.静的/動的メモリ・ハザード
  (3). Clock Domain Crossing 設計
     a.シングル/マルチサイクル・パス
     b.複層クロック・システムインターフェース
     c.シンクロナイザ 1段/2段
     d.メタステーブル
     e.モジュール間信号インターフェース

3.FPGAアーキテクチャと使い方
  (1). 電源とI/Oピン
     a.電源規格・スリューレート
     b.基板設計とピンアサイン
     c.信号レベルと規格外信号入力
  (2). クロック系
     a.DCM(Digital Clock Management)とクロックディストリビューション
     b.DLL(Delay Lock Loop)とPLL(Phase Lock Loop)
  (3). CLBと配線路
     a.CPLD型とFPGA型
     b.CLBの基本構造
     c.配置配線のリソース
     d.フロアプラン
  (4). FPGA拡張アーキテクチャ
     a.ブロックメモリと乗加算(MAC)回路
     b.エンベデッドプロセッサIP
     c.ソフトコアプロセッサIP
     d.バスとペリフェラルIP
     e.高速シリアルインターフェース

4.回路のチューンアップ [#dce50b04]
  (1). 回路規模と動作速度
     a.グリューロジック
     b.遅延を減らす設計
  (2). データ・パス回路の高速化
  (3). コントロール・ロジックの高速化
  (4). 非同期信号の処理
     a.非同期信号の直接入力
     b.シンクロナイザ
     c.メタステーブル対策と管理

キーワード FPGA モジュールベース設計 階層インターフェース HDL言語 CLB チューンアップ データ・パス回路 コントロール・ロジック 非同期信号 
タグ 回路設計基板・LSI設計電子機器FPGALSI・半導体
受講料 一般 (1名):49,500円(税込)
同時複数申込の場合(1名):44,000円(税込)
会場
日本テクノセンター研修室
〒 163-0722 東京都新宿区西新宿2-7-1 新宿第一生命ビルディング(22階)
- JR「新宿駅」西口から徒歩10分
- 東京メトロ丸ノ内線「西新宿駅」から徒歩8分
- 都営大江戸線「都庁前駅」から徒歩5分
電話番号 : 03-5322-5888
FAX : 03-5322-5666
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
contact us contact us
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888

営業時間 月~金:9:00~17:00 / 定休日:土日・祝日