〜 高速信号における伝送線路の基礎と設計における問題点および解決方法 〜
・著名な講師が高速回路設計のノウハウをわかりやすく解説する実践に活かすための講座
・高速伝送システムの回路設計技術をマスターし、機器の高速・高性能化を実現しよう！
高速回路システムの設計技術とトラブル対策ノウハウ
講師の言葉
高速回路システムでは、「基板を回路図通りに設計しても回路が動作しない」という問題が多発している。特に、DDR4システムやPCI Express Gen4など、並列、シリアル共にこれまでの２倍のクロック速度で動作する高速信号伝送の基板設計が今後、多くなってくる。
このような高速伝送システム基板の設計について、理論と理論に基づいた実践の両面から易しく、設計における問題点とその解決方法を交えて、設計ノウハウを伝えることを目的とする。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | 日本テクノセンター研修室 |
| カテゴリー | 電気・機械・メカトロ・設備 |
| 受講対象者 | ・自動車、産業機器、情報機器、民生機器、医療機器などにおいて高速回路設計に携わるエンジニアの方、または今後高速回路設計を始める方、回路設計に関心のある方 |
| 予備知識 | ・回路設計・基板設計の業務に携わっていると理解が深まります |
| 修得知識 | ・高速信号の基礎から基板設計における不具合の発生と対策 |
| プログラム |
１． 高速信号における伝送線路の基礎理論とノイズの発生
（１）. 特製インピーダンス
（２）. 反射と終端
（３）. クロストーク
（４）. 損失
（５）. PI
（６）. EMI
２． 高速回路システム設計の問題点とその解決方法
（１）. 並列バス（メモリーバス）設計の問題点と問題解決
a. DDR3システムの設計トポロジー
・DDR3システムの設計に際して検討すること
・DDR４システムの設計トポロジー
・DDR４システムの設計に際して検討すること
b. シミュレーションの活用
・JPCAのDDR4設計ガイドラインと他の設計ガイドラインの活用
（２）. GHz以上の高速シリアル転送システム設計の問題点と問題解決
a. 損失の問題
・損失を補正する工夫
・ビアヤパッド、基板材料の問題
b. ３Dフィールドソルバーの活用
・差動配線テクニック
（３）. 電源供給ネット(PDN)の重要性と問題解決
a. 高速DDRメモリーシステムでの同時スイッチングノイズの影響
・電源バウンズとEMC
b. 電源プレーンインピーダンス
・パスコンの効用と限界
・パスコンの使い方
・DCドロップ
・シミュレーターの活用と解析結果の評価 |
| キーワード | 高速信号 伝送線路 ノイズ インピーダンス クロストーク PI EMI 並列バス メモリーバス DDR3 DDR４ ビアヤパッド 電源供給ネット PDN パスコン DCドロップ |
| タグ | プリント基板 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿２－７－１ 新宿第一生命ビルディング（２２階）- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日