〜 ADCとの比較から見たTDCの特徴、ジッター低減の為の回路、FPGAで実現したTDCの例と分解能向上の為の工夫 〜
・TDCの使い方、回路方式、評価方法に関する総合的な知識と最新動向が理解できる講座
・最近注目を浴びている時間領域を活かしたアナログ回路・センサー回路等の開発のキーデバイスとなっているTDCをマスターするための特別セミナー!
〜 ADCとの比較から見たTDCの特徴、ジッター低減の為の回路、FPGAで実現したTDCの例と分解能向上の為の工夫 〜
・TDCの使い方、回路方式、評価方法に関する総合的な知識と最新動向が理解できる講座
・最近注目を浴びている時間領域を活かしたアナログ回路・センサー回路等の開発のキーデバイスとなっているTDCをマスターするための特別セミナー!
ナノ秒からピコ秒精度の時間計測は、従来は主に放射線計測等の科学分野においてのみ行われてきましたが、近年は、車間等の距離計測からイオン飛行時間による表面分析、さらにはアナログ回路方式の代替として多方面で応用が広がっています。
時間計測では、時間ーデジタル変換デバイス(TDC: Time-to-Digital Converter)がキーデバイスとなりますが、ADCに比べ設計方法も使い方もあまりよく知られておらず、教科書も少なく、市販品もあまりありません。その主な理由は、これまでは需要が少なく、目的に応じてカスタム設計が必要となる事が多かった為だと思われます。しかしながら近年ではFPGAでも、かなり良い精度のTDCが実現出来るようになってきました。
講義ではTDC回路の歴史から各種TDC回路の実例の紹介を行うと共に、それぞれの方式の特徴および性能の限界を示し、各自の応用に合ったTDCの設計方法や使い方をマスターしていただこうと思います。
また最近はLSIの動作電圧が低下した事から、従来の振幅方向のアナログ回路の実現が難しくなり、時間方向の特性を利用したアナログ回路の実現方法が注目を浴びています。ここでキーデバイスとなるのはやはりTDCです。 応用例としてADPLL(All-Digital PLL)回路や、時間領域ADC、 時間差増幅回路等、最近の開発動向を出来るだけ多く紹介したいと思います。
開催日時 |
|
---|---|
開催場所 | 日本テクノセンター研修室 |
カテゴリー | 電気・機械・メカトロ・設備 |
受講対象者 | ・時間測定方法や応用について学びたい方 ・TDC LSI、FPGAの開発を考えている方 ・時間/位相測定を応用した回路開発を考えている方 ・時間領域を利用したアナログ回路の開発を考えている方 ・計測、測定、センサーなどに関わる技術者の方 |
予備知識 | ・基本的なことから説明しますが、電子回路、 CMOS LSI回路に関する初歩的な知識を持っている方を対象にします |
修得知識 | ・TDCの使い方、回路方式、評価方法に関する総合的な知識と最近の動向に関する情報が得られる ・時間領域を活かしたアナログ回路・センサー回路等の開発を考えている方の参考になる |
プログラム |
1. TDCの歴史と応用
2.TDCの特性
3.様々なTDC回路方式
4.ナノCMOS時代の時間領域アナログ回路への応用
|
キーワード | TDC Time-to-Digital Converter) 時間分解能 ジッター 高速シフトレジスター PLL回路 ADPLL 時間領域ADC 時間差増幅回路 |
タグ | 回路設計、電子機器、FPGA |
受講料 |
一般 (1名):49,500円(税込)
同時複数申込の場合(1名):44,000円(税込) |
会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿2-7-1 新宿第一生命ビルディング(22階)- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
こちらのセミナーは受付を終了しました。
次回開催のお知らせや、類似セミナーに関する情報を希望される方は、以下よりお問合せ下さい。
営業時間 月~金:9:00~17:00 / 定休日:土日・祝日