～ 生成AI時代の半導体産業と半導体の基本構造、微細化と３次元化技術、トランジスタ、チップ、パッケージの３次元化、３次元積層技術と応用、先端半導体の将来展開 ～
・半導体の３次元積層技術の基礎から最新技術まで修得し、生成AI時代に向けて高機能で低コストな製品開発に応用するための講座
・３次元積層のための設計技術・積層プロセスの特徴や積層方法を修得し、付加価値の高い製品開発に活かそう！
先端半導体・３次元積層技術の基礎と製品開発および最新技術動向 【弊社研修室】
講師の言葉
生成AI時代にある半導体市場は２０３０年には１兆ドル規模に達すると予想されています。これまで、半導体の高付加価値化（高機能化と低コスト化）はシリコン基板上のトランジスタの微細化に依存していました。「ムーアの法則」に伴い、トランジスタの微細化と共存し進化する技術として、「３次元半導体」が実用化されています。
しかし、３次元半導体にはトランジスタの３次元化、チップの３次元化、パッケージの３次元化など様々な形態があり、これらが混在して議論されています。また、チップレットと称されるIP（知的財産）ごとに分割し組み合わせる半導体にも３次元化が注目されています。
本講座では、まず「微細化とは何か、その限界は何か」を皮切りに、それを補完し新領域を形成する「３次元化」について、上記３つの形態を明らかにし、「なぜ３次元化が必要となるのか、どのようにして３次元化が実現されているのか、今後はどのように進化するのか」を中心に解説します。
設計、製造プロセス、そのための製造装置技術までを包含し、最新の事例と様々なデータを用いて、初学者にも分かりやすく説明します。
本講座は、８月２２日から日程が変更になりました。
セミナー詳細
| 開催日時 |
|
|---|---|
| 開催場所 | 日本テクノセンター研修室 |
| カテゴリー | 電気・機械・メカトロ・設備 |
| 受講対象者 |
・生成ＡＩ時代の先端半導体，その３次元積層技術(プロセス技術や装置技術)に関心のある方 ・半導体に関わる若手技術者、マーケティング担当者、営業担当者、新規分野探索者 |
| 予備知識 | ・必要ありません |
| 修得知識 | ・先端半導体の概要と３次元積層技術について、設計およびプロセスから装置までの全容の知識を修得できる。 |
| プログラム |
１．半導体の基本構造と製造プロセス ２．微細化と３次元化技術 ３．３次元積層技術とその応用 ４．３次元半導体と積層技術の今後、先端半導体の将来展開 |
| キーワード | 半導体 生成AI CMOS 設計 微細化 露光技術 ３次元化 トランジスタ チップ パッケージ ３次元メモリ技術 ３次元イメージセンサー ３次元プロセッサー ３次元積層プロセス ３次元積層装置 特許情報 |
| タグ | 研究開発、商品開発、センサ、精密機器、電子機器、LSI・半導体 |
| 受講料 |
一般 (1名)：49,500円(税込)
同時複数申込の場合(1名)：44,000円(税込) |
| 会場 |
日本テクノセンター研修室〒 163-0722 東京都新宿区西新宿２－７－１ 新宿第一生命ビルディング（２２階）- JR「新宿駅」西口から徒歩10分 - 東京メトロ丸ノ内線「西新宿駅」から徒歩8分 - 都営大江戸線「都庁前駅」から徒歩5分 電話番号 : 03-5322-5888 FAX : 03-5322-5666 |
各種お問い合わせは、お電話でも受け付けております。
03-5322-5888
営業時間 月~金：9:00～17:00 / 定休日：土日・祝日